像許多電子領域一樣，進步持續發生。目前，在3.3kW開關電源(SMPS)中，產品效率可高達98%，在高度為40mm、寬度為73.5mm的外殼限制下，而其功率密度仍可達100W/in3。這之所以可以實現是因為在圖騰柱PFC級中明智地選擇了碳化矽(SiC) MOSFET(例如 CoolSiC)，同時採用了氮化鎵(GaN)功率開關(例如 CoolGaN)來操作高壓LLC級。磁性材料則採用平面磁性元件來有效降低元件體積，然而，在近代的電源控制器當中，控制器多以數位控制的方式為主，因此透過先進的閘極驅動器IC (如 EiceDRIVER)來傳遞驅動訊號在實現高性能方面發揮著重要作用。
主要市場趨勢
經久耐用的電氣隔離
在系統的兩個(或多個)部分之間必須進行接地迴路隔離時，就要採用電氣隔離。採用電氣隔離的主要原因有：
1.避免接地偏移(由電源開關的正常操作導致)影響系統的正常運作；
2.防止浪湧或脈衝損害系統的完整性；
3.保護人們免受有害電擊。
目前，德國VDE標準DIN VDE V 0884-11:2017-01 (「VDE0884-11」)是電氣隔離式閘極驅動器IC元件級標準的「黃金標準」。
VDE0884-11是任何電氣隔離半導體產品(即無論是光學隔離、磁性隔離還是電容隔離)的第一個產業標準，不僅考慮了零時(即製造商測試產品時)的隔離閘特性。VDE0884-11還要求產品使用壽命為20年。為此，閘極驅動器IC要接受與時間相關的介質擊穿(TDDB)壽命測試tBD (擊穿時間)，該測試的上限為37.5年(表1)。
表1：元件級隔離標準概述。
而眾所周知的元件級隔離標準中(如UL1577、IEC60747-5-5或同時到期的VDE0884-10)沒有產品使用壽命的要求。
由於VDE0884-11是德國標準，因此該標準已與在很大程度上類似的國際IEC60747-17標準合併，IEC60747-17標準於2020年9月20日發佈。
VDE0884-11標準中含有一個不容忽視且非常重要的聲明：
「只有在安全等級範圍內才能保證安全的電氣隔離。應透過適當的保護電路確保符合安全等級。」
在人們需要防止觸電時，這句話尤為重要。
設想一下半橋中最壞的情況：高側MOSFET閘極-汲極短路，而低側MOSFET導通。在這種電氣過負荷(「EOS」)情況下，可以觀察到有超過600A的電流流向閘極驅動器IC輸出端。因此，為了保護閘極驅動器IC輸出端，為閘極電阻(R1)補充了抑制二極體(D1)(圖1)。抑制二極體為閘極驅動器輸出端提供了旁路，將電流引導至半橋中點。因此，我們只要選擇了合適的應用設計，那麼閘極驅動器IC從輸出端到輸入端的隔離功能就能保持不變。
圖1：EOS測試裝置。
除了要保持這種隔離功能外，通常採用固態模封材料覆蓋的裸露金屬必須現形，意即，必須保持封裝的完整性。
EOS測試說明，閘極驅動器IC在IC輸入端嵌入隔離式閘後(如英飛凌科技的EiceDRIVER 2EDR系列)，即使沒有抑制二極體D1，也能滿足這兩項要求。
多個進步領域
UVLO輸出級啟動時間較短
由於閘極驅動器IC以靴帶式電路為上臂供電是一種非常經濟高效的解決方案。因此，高壓LLC中的半橋和全橋(典型值400V直流匯流排電壓)，或低壓DCDC轉換器(例如，48V~12V)初級側的硬開關全橋通常都帶有靴帶電路。
此時若是閘極驅動器IC UVLO具有較短的啟動時間，從可為靴帶式設計提供多方面的優勢：
1.快速正常系統啟動；
2.欠壓保護後的LLC啟動時間較短，例如超過200ms，這通常等同於10個電源週期；
3.系統級保護啟動後，重新啟動釋放時的LLC啟動時間較短；
4.在靴帶電源升壓期間，由於高側與低側PWM操作不對稱，因此主電源變壓器不會出現飽和狀態。
當在靴帶式電路用於典型UVLO啟動時間為2μs的雙通道電氣隔離式閘極驅動器IC時，在半橋可以開始工作之前，只會跳過四個高側脈衝(前提是高側VDD上升被視為典型值)。而類似的閘極驅動器IC，其UVLO啟動時間為10μs或更長，通常會跳過10個或更多高側脈衝。這就大大延長了半橋工作的開始時間(圖2)。
圖2：最先進的雙通道隔離式閘極驅動器IC的UVLO啟動時間比較。
合適的UVLO關斷時間
在達到UVLO觸發的輸出級關斷時，其主要目標是能足夠快地保護開關元件免受熱過負荷。同時，如果只是間歇降至UVLOoff閾值以下，則不應關斷開關級。
實際經驗顯示，500ns的關斷延遲是不錯的選擇，這可以避免VDD上的雜訊或振鈴(例如由負載跳躍引起)引發意外的輸出級關斷。
主動輸出箝位
輸出箝位元的目的是在閘極驅動器電源仍低於UVLOon的同時確保輸出級能安全關斷。這降低了半橋靴帶啟動過程中的擊穿風險。
在電源電壓高於UVLOon閾值時，閘極驅動器IC預計會將控制輸入傳遞到輸出級，即輸出端不再箝位，而是跟隨輸入端訊號。
在靴帶半橋級中，當低側切換為升壓電容充電時，由高側開關的CGD和CGS組成的容性分壓器會導致VGS超過其導通閾值。閘極驅動器IC輸出箝位元的目的在於避免VGS超過此導通閾值，並有效地使其短路。而如果輸出箝位沒有發生，此時高側開關與低側開關同時導通，就會形成半橋擊穿。
先進的閘極驅動器IC具有輸出箝位元電路，電路會在低至1.2V的VDD電平下啟動，非常適合上臂開關的「理想」啟動(圖3)。
圖3：主動輸出箝位比內建RC箝位的輸出級回應更快。
與此相反，如果閘極驅動器IC帶有慢速內建RC箝位元電路，則在半橋的啟動期間上下臂會出現同時導通的狀態，直到最終VDD值高到足以啟動輸出箝位元電路為止。這並非理想情況，因為這會導致開關元件的電氣過負荷。
具有可配置死區時間的擊穿保護
在半橋中引入死區時間的目的在於，在開關關斷後、半橋另一側導通前，使開關尾電流衰減。否則，也可能發生前段所述的上下臂同時導通的行為。超接面功率MOSFET (例如英飛凌的CoolMOS)的典型衰減時間在300ns內。
在正常工作的系統中，在控制器IC中運作的軟體滿足這一死區時間。這樣一來，控制器IC就可以管理該開關級的有效工作週期。在確定軟體控制的死區時間時，控制器IC硬體、作業系統和應用軟體的即時性能都發揮了作用。因此，基於軟體的有效死區時間通常不會小於300ns。但在大多數情況下，這一死區時間要長得多。
為了防止基於軟體的死區時間控制出現故障，閘極驅動器IC內建的擊穿控制和死區時間控制可作為二級安全機制來防止擊穿事件。
現代雙通道隔離式閘極驅動器IC透過外部電阻實現了可配置的死區時間設定。死區時間從10ns~1,000ns不等，選擇空間大。因此，這種閘極驅動器IC非常適用於各種功率開關技術，包括氮化鎵功率開關。死區時間精度可達±15%。實際上，這通常比基於IC的死區時間控制的實際控制要精確得多。
封裝創新
雙通道電氣隔離式閘極驅動器IC，採用150mil和300mil DSO封裝，通常採用14接腳配置。在閘極驅動器IC級，傳統的16接腳配置與越來越流行的14接腳配置之間的區別在於，先前輸出端的「空」腳實際上已不存在(圖4)。
圖4：14接腳與16接腳DSO封裝比較。
這樣就能實現額外的PCB頂級佈線。或者，由於由此產生的通道間爬沿距離增加到了3.4mm(參考IEC 60664-1、I級污染)，因此可以實現高達1,025VRMS的通道間功能隔離電壓。
電氣隔離式閘極驅動器IC的封裝尺寸非常重要，設計人員現已可選用無引腳4×4mm2封裝。相對於默認的5 × 5mm2封裝尺寸，4 × 4mm2閘極驅動器IC節省了36%的PCB面積。輸入輸出隔離額定值相當於VISO = 2250VRMS (UL 1577)。
大多數現代雙通道低側閘極驅動器IC雖然帶有兩個輸入端，但這些輸入端通常與固定電位相連，這意味著輸入端實際上並未使用。那麼，這種輸入端存在的原因是什麼，尤其是當想要實現高功率密度時？
雙通道低側閘極驅動器IC採用6接腳封裝(如有引腳SOT-23，甚至像TSNP等無引腳超小型1.1 × 1.5mm2 6接腳封裝)，是非常實用且經濟高效的解決方案(圖5)。這樣一來，閘極驅動器IC的所有優勢都將得以體現，例如數位導通/關斷特性、界定的UVLO、5A強輸出級、個位數ns傳播延遲精度。同時，最大限度地降低了PCB面積佔用，提高了PCB佈局的靈活性。
圖5：採用小尺寸封裝的雙通道低側閘極驅動器IC範例。
結論
閘極驅動器IC整合了電氣隔離，該功能已經從認證為僅在零時狀態下有效的產品特徵發展成為規定產品工作壽命為20年的產品特性。借助適當的應用設計，隔離功能和封裝完整性即使在嚴重的電氣過負荷情況下，也絲毫不會受到影響。
縮短UVLO啟動時間加快了系統啟動速度，也避免了主電源變壓器出現飽和狀態。合適的UVLO關斷時間可防止開關元件出現熱過負荷，還有助於在VDD雜訊或振鈴情況下保證工作穩健性。
雖然閘極驅動器電源仍低於UVLOon閾值，但主動輸出箝位為閘極驅動器IC輸出端提供了一條低阻抗接地路徑。這種最通用的方法可以避免在靴帶啟動過程中出現半橋級擊穿事件。
閘極驅動器IC硬體內建可配置擊穿保護和死區時間控制，這些功能是重要的二級安全機制。封裝創新移除了未使用的引腳(以前稱為「空」腳)，而且封裝尺寸也越來越小。
欲瞭解更多資訊，請參閱我們的EiceDRIVER閘極驅動器IC專業網站。點擊此處。
下載建議：應用說明——隔離式閘極驅動解決方案
本文同步刊登於《電子工程專輯》雜誌2023年1月號
The post 受惠閘極驅動器IC進化 開關電源實現新功率密度水準 appeared first on 電子工程專輯.
